# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-028753

(43)Date of publication of application: 05.02.1993

(51)Int.CI.

G11C 11/401 G11C 11/413 G11C 11/417

(21)Application number: 03-204913

(71)Applicant: SANYO ELECTRIC CO LTD

(22)Date of filing:

19.07.1991


(72)Inventor: NAGAI MASANOBU

MATSUMOTO SHOICHIRO

## (54) SEMICONDUCTOR MEMORY

## (57)Abstract:

PURPOSE: To prevent destruction of data caused when an input output line is connected to a bit line at a data read—out time and to attain read—out or write—in without a signal of read—out of the data or write—in of the data. CONSTITUTION: Gates are connected to bit lines B1, BL2 between the bit lines BL1, BL2 constituting a bit line pair and the input/output lines IO1, IO2 constituting the input/output line pair and drains are connected to data read—out N channel MOS transistors NR1, NR2 and the gates are connected to the input/ output lines IO1, IO2. Data write—in P channel MOS transistors PW1, PW2 in which the drains are connected to bit lines BL1, BL2, are provided.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平5-28753

(43)公開日 平成5年(1993)2月5日


(51) Int.Cl. <sup>5</sup> G 1 1 C 11/4 11/4 11/4	13	庁内整理番号	FΙ	技術表示箇所
11/4		8320-5L 7323-5L		11/34 362 F J ₹ 請求項の数1(全7頁) 最終頁に続く
(21)出願番号	特願平3-204913		(71)出願人	000001889 三 <b>洋電機株</b> 式会社
(22)出願日	平成3年(1991)7	月19日	(72)発明者	大阪府守口市京阪本通2丁目18番地 永井 昌伸 大阪府守口市京阪本通2丁目18番地 三泊 電機株式会社内
			(72)発明者	松本 昭一郎 大阪府守口市京阪本通2丁目18番地 三泊 電機株式会社内
			(74)代理人	弁理士 河野 登夫

## (54) 【発明の名称】 半導体記憶装置

# (57)【要約】

【目的】 データ競出し時に入出力線をビット線に接続したときに生じるデータ破壊を防止すると共に、データの読出し又はデータの書込み信号なしで説出し又は書込みを可能とする。

【構成】 ビット線対を構成するビット線BL1 , BL  $_2$  と、入出力線対を構成する入出力線 $_1$ 0 $_1$  ,  $_1$ 0 $_2$  との間にゲートをビット線BL1 , BL2 に接続し、ドレインを入出力線 $_1$ 0 $_1$  ,  $_1$ 0 $_2$  に接続したデータ読出し用Nチャネル $_1$ 1 $_2$  に接続し、ドレインをピットを入出力線 $_1$ 1 ,  $_1$ 10 $_2$  に接続し、ドレインをピット線 $_1$ 1 ,  $_1$ 10 $_2$  に接続し、ドレインをピット線 $_1$ 1 ,  $_1$ 1 に接続したデータ書込み用 $_1$ 1 テャネル $_1$ 1 を設ける。



1

#### 【特許請求の範囲】

【請求項1】 メモリセルに接続されたビット線と、データの入出力線との間に設けたMOS トランジスタを制御して選択されたメモリセルのデータの読出し、又はこれに対するデータの書込みを行うようにした半導体記憶装置において、

前配MOS トランジスタはゲートをピット線に接続し、ドレインを入出力線に接続した読出し用MOS トランジスタと、ゲートを入出力線に接続し、ドレインをピット線に接続した巷込み用MOS トランジスタとからなり、また前 10記読出し用MOSトランジスタ、巷込み用MOS トランジスタを含む回路を活性化する回路を具備することを特徴とする半導体配憶装置。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はデータの入出力線を通じ てデータの読出し、及び書込みが可能な半導体記憶装置 に関する。

#### [0002]

【従来の技術】図4は従来のスタティックカラム動作モ 20 1 , SN2 に逆流入する。 ードのDRAMにおけるピット線対と入出力線対との接続関 係を示す回路図であり、図中BL1 , BL2 はピット線対を なすピット線、IO1 , IO2 は入出力線対をなすデータ入 出力線、BLTGはピット線トランスファゲートコントロー ル信号線を示している。各ピット線BL1 , BL2 はその一 端部が図示しないメモリセルアレイ中のメモリセルに接 続されており、また夫々途中にゲートをピット線トラン スファゲートコントロール信号線BLTGに接続したNチャ ネルMOS トランジスタTG1 , TG2 , TG3 , TG4 が介装せ しめられている。 20 0 0 8 図5 は従

【0003】また両ビット線BL1, BL2 には前記トランジスタTG1, TG3 間、TG2, TG4 間においてセンスアンプ10が接続されると共に、このセンスアンプ10による増幅が行われるノード、所謂センスノードSN1, SN2 は夫々カラム選択用NチャネルMOS トランジスタNC1, NC2を介在させて入出力線101, IO2 に接続されている。カラム選択用NチャネルMOS トランジスタNC1, NC2 はそのゲートがカラム選択信号線YSに接続され、ソース又はドレインの一方がセンスノードSN1, SN2 に、他方が入出力線101, IO2 に接続されている。

【0004】次にこのような半導体記憶装置の動作を説明する。先ずデータの読出し動作においては入出力線IO1,102をプリチャージする一方、ビット線トランスファゲートコントロール信号線BLTGにハイレベルの信号「H」を与えて選択されたビット線BL1,BL2を導通状態とする。これによって図示しないメモリセルからの微弱なデータはセンスノードSN1,SN2に導かれ、センスアンプ10にて増幅される。

【0005】センスアンプ10による増幅は、例えばセン WD2 に、他方を各書込み用NスノードSN1 のデータ信号をハイレベル「H」側に増幅 50 NW1, NW2に接続されている。

するときはセンスノードSN2 のデータ信号はこれと対応するローレベル「L」側に増幅するようになっている。カラム選択信号線YSにハイレベル「H」の信号を入力し、両カラム選択用NチャネルMOS トランジスタNC2 , NC2 をオン状態とする。これによってセンスノードSN2 は入出力線IO2 と、またセンスノードSN2 は入出力線IO2 と大々接続されることとなり、データの読み出しが行われる。データの書込み動作はカラム選択信号線YSにハイレベル「H」の信号を与え、各カラム選択用NチャネルMOS トランジスタNC1 , NC2 をオン状態とする。これによって各入出力線IO1 , IO2 をピット線BL1 , BL2 に接続し、入出力線IO1 , IO2 、ピット線BL1 , BL2 を通じてメモリセルにデータが書き込まれる。

【0006】ところでこのような従来装置にあっては、データの読出し時には入出力線IO1, IO2 はいずれもプリチャージされており、カラム選択信号線YSにハイレベル「H」の信号を与えてカラム選択用NチャネルMOSトランジスタNC1, NC2 をオン状態とすると入出力線IO1, IO2のハイレベル「H」の電荷がセンスノードSN、SN。に逆流入する。

【0007】センスノードSN1, SN2のデータがセンスアンプ10にて十分大きい電位差に迄増幅されている場合にはデータが破壊されることは少ないが、増幅途中においてはセンスアンプ10の動作が不安定となり、データが破壊されることが生じる。このためカラム選択信号線YSにハイレベル「H」の信号を設定するのはセンスアンプ10によるデータ信号の増幅が十分行われたタイミングで行われねばならずそのための待ち時間が必要となり、迅速な読み出しが出来ないという難点があった。

- 0 【0008】図5は従来における他の半導体配憶装置におけるビット線と読出し用データ線, 書込み用データ線との接続関係を示す回路図である。この半導体配憶装置においては入出力線に代わって一対の読出しデータ線RD1, RD2、書込みデータ線WD1, WD2 及び書込み開始信号線WEを備えており、これらとピット線BL1, BL2 との間に読出し用NチャネルMOS トランジスタNR1, NR2、カラム選択用NチャネルMOS トランジスタNC1, NC2, NC3 及び書込用NチャネルMOS トランジスタNW1, NW2が介在せしめられている。
- 0 【0009】読出し用NチャネルMOS トランジスタN R1 , NR2 は夫々そのゲートをセンスノードSN1 , SN2 に、またドレインを読出しデータ線RD1 , RD2 に、ソースをカラム選択用NチャネルMOS トランジスタNC1 を介して接地してある。カラム選択用NチャネルMOS トランジスタNC1 はゲートをカラム選択信号線YSに、またソースを接地せしめてある。カラム選択用NチャネルMOS トランジスタNC2 , NC2 はそのゲートをカラム選択信号線YSに、またソース又はドレインの一方をデータ線WD1 , WD2 に、他方を各書込み用NチャネルMOS トランジスタ

.3

【0010】 書込み用NチャネルMOS トランジスタN Wi, NW2 は夫々そのゲートを書込み開始信号線配に、 またソース、ドレインの一方を前記カラム選択用Nチャ ネルMOSトランジスタNC2 , NC3 に、他方をセンスノー ドSN1, SN2 に接続してある。他の構成は図4に示す従 来装置と同じであり、対応する部位には同じ符号を付し

【0011】次にこのような半導体記憶装置の動作につ いて説明する。データの読み出し動作は読出しデータ線 RD1 , RD2 をプリチャージしてハイレベル「H」に設定 10 し、またビット線トランスファゲートコントロール信号 線BLTGをハイレベル「H」としてピット線BL1, BL2 を 導通状態とする。所定のメモリセルからのデータはセン スノードSN1, SN2 に導出されてセンスアンプ10にて増 幅される。カラム選択信号線YSをハイレベル「H」に設 定してカラム選択用NチャネルMOS トランジスタNC を オン状態にしておくと、データ信号がセンスアンプ10に て閾値を越えるレベルに増幅された時点で、読出し用N チャネルMOS トランジスタNR1 , NR2 がオン状態とな 荷が放電され、データが読み出される。

【0012】なおデータの書込みはカラム選択信号線YS 及び書込み開始信号線Wを夫々ハイレベル「H」に設定 すると、カラム選択用NチャネルMOS トランジスタN C2 , NC3 及び書込み用NチャネルMOS トランジスタNW 1, NW2 がいずれもオン状態となり、書込みデータ線MD ı, WDz はピット線BLı, BLz に接続され、所定のメモ リセルにデータが書込まれることとなる。

## [0013]

き従来の半導体記憶装置にあっては、図4に示す従来装 置の如く、読出しデータ線RDi, RD2 とピット線BLi, BL』とが直接接続されることがないため、読出し時のデ ータ破壊が生じず、カラム選択信号の入力タイミングを 早く設定することが可能で読出し動作の高速化が図れる 反面、読出しと、書込みが夫々別個の読出しデータ線RD 1, RD2、書込みデータ線WD1, WD2 によって行われ、 しかも書込み開始信号線配も必要となるため、必要な路 線長が長くなり、MOS トランジスタ等の素子数も多くパ ターン面積が増大する等の問題があった。本発明はかか 40 る事情に鑑みなされたものであって、その目的とすると ころはデータ読出し時のデータの破壊がなく、配線長が 短くて済み、しかもトランジスタ等の素子数の増大を伴 わない半導体記憶装置を提供するにある。

## [0014]

【課題を解決するための手段】本発明に係る半導体記憶 装置は、メモリセルに接続されたビット線と、データの 入出力線との間に設けたMOS トランジスタを制御して選 択されたメモリセルのデータの読出し、又はこれに対す いて、前記MOS トランジスタはゲートをビット線に接続 し、ドレインを入出力線に接続した読出し用MOS トラン ジスタと、ゲートを入出力線に接続し、ドレインをピッ ト線に接続した書込み用MOS トランジスタとからなり、

また前記読出し用MOS トランジスタ、書込み用MOS トラ ンジスタを含む回路を活性化する回路を具備することを 特徴とする。

### [0015]

【作用】本発明にあってはビット線とデータの入出力線 との間に、ゲートをビット線に接続し、ドレインを入出 力線に接続した読出し用MOS トランジスタと、ゲートを 入出力線に接続し、ドレインをピット線に接続した書込 み用MOS トランジスタとを設けたから、入出力線はビッ ト線と直接接続されることがなく、データ破壊を生じな 61

#### [0016]

【実施例】以下本発明をその実施例を示す図面に基づき 具体的に説明する。

(実施例1) 図1は本発明に係る半導体記憶装置におけ り、プリチャージされた読出しデータ線 $RD_1$  , $RD_2$  の電 20 るピット線と入出力線との接続関係を示す回路図であ り、図中BL1 , BL2 はピット線対を構成するピット線、 10. 10. はデータの入出力線対を構成する入出力線、 BLTGはピット線トランスファゲートコントロール信号線 を示している。各ビット線BL1 , BL2は夫々その一端部 は図示しないメモリセルに接続され、また途中にはゲー トをピット線トランスファゲートコントロール信号線BL TGに接続したトランジスタTG: ~TG が介装され、ビッ ト線トランスファゲートコントロール信号線BLTGをハイ レベル「H」に設定することにより選択されたメモリセ 【発明が解決しようとする課題】ところで図5に示す如 30 ルアレイに連なるビット線BL1 , BL2 が選択されること となる。

> 【0017】また各ピット線BL1, BL2 におけるMOSト ランジスタTG1 , TG3 とTG2 , TG4 との中間にはセンス アンプ10が接続されている。センスアンプ10は直列的に 接続した一対のNチャネルMOS トランジスタ、同じく直 列的に接続した一対のPチャネルMOS トランジスタをビ ット線BL1, BL2 に並列的に接続すると共に、Nチャネ ルMOS トランジスタのソースは共通ソース線Vsnに、ま たPチャネルMOS トランジスタのソースは共通ソース線 Vsrに夫々接続し、また対応するNチャネルMOS トラン ジスタとPチャネルMOS トランジスタのゲートを夫々ビ ット線BL1 , BL2 に接続して構成されている。

> 【0018】また、ピット線BL1, BL2 と入出力線I On , IO2 とには読出し用NチャネルMOS トランジスタN R1 , NR2 及び書込み用PチャネルMOS トランジスタPW 1 , PW が介装されている。

【0019】読出し用NチャネルMOS トランジスタN Ri, NR z は夫々ゲートをピット線BLi, BLz における センスノードSN1, SN2 に接続され、ドレインを入出力 るデータの書込みを行うようにした半導体記憶装置にお 50 線101,102 に、ソースをカラム選択用NチャネルMOS

トランジスタNC: のドレインに接続されている。カラム 選択用NチャネルMOS トランジスタNC: はゲートをカラ ム選択信号線YS: に接続し、またソースを接地してあ ろ

【0020】一方、掛込み用PチャネルMOS トランジスタPW1, PW2 は夫々そのゲートを入出力線101, 102 に接続し、各ドレインをビット線BL1, BL2 におけるセンスノードSN1, SN2 に接続し、またソースを夫々カラム選択用PチャネルMOS トランジスタPC1 のドレインに接続してある。カラム選択用PチャネルMOS トランジスタPC1 はゲートをカラム選択信号線YS2 に、またソースを電源Vcc に接続してある。

【0021】次にこのような半導体配憶装置の動作を説明する。先ずデータの読出し動作は入出力線 $IO_1$  , $IO_2$  をブリチャージし、またピット線トランスファゲートコントロール信号線BLTGにハイレベルの信号を設定し、ピット線 $BL_1$  , $BL_2$  を導通状態とする。これによってデータはセンスノード $SN_1$  , $SN_2$  に導出され、センスアンプ10にて増幅される。読出し用N チャネルMOS トランジスタ $NR_1$  , $NR_2$  のいずれか一方がオン状態に、他方がオフ状態になると、カラム選択信号線 $YS_1$  をハイレベル「H」に、またカラム選択信号線 $YS_2$  をローレベル「L」に設定する。

【0022】 これによって読出し用NチャネルMOS トランジスタNR<sub>1</sub> 又はNR<sub>2</sub> のいずれか一方及びカラム選択用NチャネルMOS トランジスタNC<sub>1</sub> がオン状態となり、プリチャージされた入出力線IO<sub>1</sub> 又はIO<sub>2</sub> の電荷が放電され、入出力線IO<sub>1</sub> 又はIO<sub>2</sub> を通じてデータの読出しが行われる。

【0023】入出力線 $10_1$ , $10_2$  のプリチャージされた電荷は直接ビット線 $BL_1$ , $BL_2$  のセンスノード $SN_1$ , $SN_2$  を経ることなく放電されるため、センスノード $SN_1$ , $SN_2$  のデータが破壊されることがなく、またカラム選択信号線 $YS_1$  は読出し用NチャネルMOS トランジスタ $N_1$ , $NR_2$  のいずれか一方がオン状態,他方がオフ状態となった時点でハイレベルに設定するから、従来装置と比較してより早い時期に設定が可能となり、データの読出しの高速化が図れる。

【0024】そして、データの読出しが進行し、入出力線101 又は102 の電位がVcc-Vr( 書込み用NチャネルMOS トランジスタPW1, PW2 の閾値)以下の電位になるとこれにゲートが接続されている書込み用PチャネルMOSトランジスタPW1 又はPW2 がオン状態となり、一方カラム選択信号線YS2 には既にローレベル「L」の信号が付与されているから、カラム選択用PチャネルMOS トランジスタPC1 がオン状態となっており、電源Vccの電圧がカラム選択用PチャネルMOS トランジスタPC1 及び 魯込み用PチャネルMOS トランジスタPW1 又はPW2 を経てピット線BL1 又はBL2 のセンスノードSN1 又はSN2 に印加され、読出し時における動作を阻害することなく、

むしろ読出し動作を助長するように動作する。

【0025】一方データの審込み動作はビット線トランスファゲートコントロール信号線BLTGをハイレベル「H」に設定した後、入出力線IOi, IO2 にデータ信号を与えると低レベルの信号が付与された入出力線IO。又はIO2 にゲートが接続されている審込み用NチャネルMOSトランジスタPWi 又はPW2 がオン状態となり、電源Vccの電圧が審込み用NチャネルMOSトランジスタPWi 又はPW2 を経てビット線BLi 又はBL2 のセンスノードSNi 又はSN2 に付与されて書込みが行われ、読出し動作に優先してデータの番込みが行われる。

【0026】(実施例2)図2は本発明の他の実施例におけるビット線と入出力線との接続関係を示す回路図である。この実施例にあっては実施例1におけるセンスアンプ10をNチャネルセンスアンプ11と、Pチャネルセンスアンプ12とに分割し、Nチャネルセンスアンプ11の共通ソース線Vsxにカラム選択用NチャネルMOSトランジスタNCiのソースを接続し、一方Pチャネルセンスアンプ12の共通ソース線Vsxにカラム選択用PチャネルMOSトランジスタPCiのソースを接続してある。他の構成は実施例1と実質的に同じであり、対応する部位には同じ番号を付して説明を省略する。

【0027】このような実施例2の動作を説明する。データ説出し動作は、ビット線トランスファゲートコントロール信号線BLTGにハイレベル「H」の信号を設定し、両ビット線 $BL_1$ , $BL_2$  のセンスノード $SN_1$ , $SN_2$  にデータを導出し、Nチャネルセンスアンプ11及びPチャネルセンスアンプ12にて、例えばセンスノード $SN_1$ のレベルは高く、またセンスノード $SN_2$  のレベルは低くなるよう増幅されてゆくものとすると、Nチャネルセンスアンプ11の共通ソース線 $V_{SR}$  は零V 側に引かれてゆく。これに伴ってこれにソースが接続されているカラム選択用NチャネルMOS トランジスタ $NC_1$  が共通ソース線 $V_{SR}$  と同電位の零V 側に降圧されてゆく。

【0028】この過程でカラム選択用信号線YSをハイレベル「H」に設定するとカラム選択用NチャネルMOSトランジスタNC1がオン状態となり、そのドレイン側、換言すれば読出し用NチャネルMOSトランジスタNR1、NR2のソース側電位が引下げられることとなり、センスノードSN1又はSN2の電位差が読出し用NチャネルMOSトランジスタNR1又はNR2の閾値を越えると同時にオン状態となり、入出力線IO1又はIO2のプリチャージ電位が引下げられデータの説出しが行われる。

【0029】次に書込み動作を説明する。先の読出し動作中Pチャネルセンスアンプ12のハイレベル側における増幅作用によってその共通ソース線Vsrの電位は電源Vccの電圧側に高められ、これにソースを接続した書込み用PチャネルMOSトランジスタPCcのソースを共通ソース線Vsrの電位に高められた状態となっている。

50 【0030】一方、カラム選択信号線YS2 にはデータ説

, .

出し時にカラム選択信号線YSiにハイレベル「H」の信 号を設定するのと同時的にローレベル「L」の信号を設 定してあるから、カラム選択用PチャネルMOS トランジ スタPCiがオン状態となっており、そのドレイン側も共 通ソースVspの電位に迄高められた状態となっている。

【0031】 **魯込み用 P チャネル MOS** トランジスタP Wi, PW2 のゲートには入出力線IO1, IO2 のプリチャー ジ電圧が印加されているから、データ読出し動作中はオ フ状態に維持されている。いま、前述した如きデータの 読出し動作が進行して入出力線IO<sub>1</sub> 又はIO<sub>2</sub> のプリチャ 10 行われることとなる。 ージ電位が引下げられ、Vcc-Vir(書込み用Pチャネ ルMOS トランジスタ閾値)以下に迄降圧されると書込み 用PチャネルMOS トランジスタPW1 及び/又はPW2 がオ ン状態となり、ピット線BL1, BL2 のセンスノードS Nı, SN2 に共通ソース線Vs:の電荷が充填され、デー タの書込みが行われることとなる。

【0032】この実施例2においてはカラム選択用信号 線YS1,YS2 にハイレベル「H」の信号を設定するタイ ミングは読出し速度を速くする観点からいくら速くして も読出し用NチャネルMOS トランジスタNR , NR はセ 20 作も実施例1と実質的に同じであり、説明を省略する。 ンスノードSN1 、SN2 の電位がこれらの閾値を越えない 限りオン状態とならないから、カラム選択用信号線Y S1, YS2 のハイレベル設定タイミングが読出し用Nチ ャネルMOS トランジスタNR1 , NR2 の事情の如何に拘ら ず設定出来ることとなり、読出し速度の一層の高速化が 可能となる。

【0033】 (実施例3) 図3は本発明の更に他の実施 例におけるビット線と、入出力線との接続関係を示す回 路図であり、ピット線BL1, BL2 のセンスノードSN1, SN<sub>2</sub> と入出力線IO<sub>1</sub> , IO<sub>2</sub> との間には読出し用Pチャネ 30 **JUMOS** トランジスタPR1 , PR2 及び書込み用Nチャネル MOS トランジスタNW1 , NW2 が介装されている。

【0034】読出し用PチャネルMOS トランジスタP R<sub>1</sub> , PR<sub>2</sub> はゲートを夫々センスノードSN<sub>1</sub> , SN<sub>2</sub> に接 続され、またソースはカラム選択用NチャネルMOS トラ ンジスタNC1 に、ドレインは各入出力線IO1 , IO2 に夫 々接続されている。カラム選択用NチャネルMOS トラン ジスタNCi はゲートがカラム選択用信号線YSに、またソ ースは電源Vccに夫々接続されている。

【0035】一方、書込み用NチャネルMOS トランジス 40 タNW1 , NW2 は夫々ゲートが入出力線IO1 , IO2 に接続 され、ドレインはセンスノードSN₁, SN₂ に、ソースは カラム選択用NチャネルMOS トランジスタNC2 に夫々接 続されている。カラム選択用NチャネルMOS トランジス タNC2 はゲートがカラム選択用信号線YSに接続され、ソ ースは接地されている。

【0036】次にこのような半導体記憶装置の動作を説 明する。データの読出し動作は実施例1と実質的に同じ であり、入出力線IO1 , IO2 をプリチャージし、また各 ピット線トランスファゲートコントロール信号線BLTGを 50

R ハイレベルに設定し、メモリセルのデータをセンスノー ドSN: 、SN: に導出し、センスアンプ10にて増幅する。

【0037】これによってデータがローレベル側に増幅 されたセンスノードSN: 又はSN2 にゲートが接続されて いる読出し用PチャネルMOS トランジスタPR 又はPR がオン状態となり、所定のタイミングでカラム選択用信 号線YSをハイレベル「H」に設定すると、カラム選択用 NチャネルMOS トランジスタNCi がオン状態となり、電 源Vccの電圧が入出力線IO1,IO2 に充填され読出しが

【0038】データの読出し過程で入出力線IO 又はIO ₂ に電源 Vcc の電圧が加えられると、高電圧となった入 出力線101 又は102 にゲートが接続されている書込み用 NチャネルMOS トランジスタNWi 又はNWi がオン状態と なり、カラム選択用信号線YSは既にハイレベル「H」に 設定され、カラム選択用NチャネルMOS トランジスタNC 2 がオン状態となっているから、書込み用NチャネルMO S トランジスタNW1 又はNW2 は接地され、センスノード SN1 又はSN2 は零電位に接続される。データの書込み動

#### [0039]

【発明の効果】以上の如く本発明装置にあっては、ビッ ト線とデータの入出力線との間にゲートをビット線に接 統し、ドレインを入出力線に接続した読出し用MOS トラ ンジスタと、ゲートを入出力線に接続し、ドレインをビ ット線に接続した書込み用MOSトランジスタを介装した からデータ読出し時に入出力線とビット線とが直接的に 接続されることがなく、データ破壊が確実に防止され、 しかもそのための回路自体も特に複雑化することがな く、データの読出しの高速化が図れる等本発明は優れた 効果を奏するものである。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体記憶装置におけるビット線 と入出力線との接続関係を示す回路図である。

【図2】本発明の他の実施例におけるピット線と入出力 線との接続関係を示す回路図である。

【図3】本発明の更に他の実施例におけるビット線と入 出力線との接続関係を示す回路図である。

【図4】従来装置におけるビット線と入出力線との接続 関係を示す回路図である。

【図5】他の従来装置におけるビット線と入出力線との 接続関係を示す回路図である。

#### 【符号の説明】

10 センスアンプ

11 Nチャネルセンスアンプ

12 Pチャネルセンスアンプ

BL1 , BL2 ピット線

 $10_1$  ,  $10_2$ 入出力線

 $SN_1$  ,  $SN_2$ センスノード

読出し用NチャネルMOS トランジスタ NR<sub>1</sub> , NR<sub>2</sub>

(6)

特開平5-28753


g

PCı カラム選択用PチャネルMOS トランジスタ


10

NCı カラム選択用NチャネルMOS トランジスタ


【図1】




[図2]




[図3]



【図4】



[図5]



フロントページの続き

(51) Int. Cl. 5

識別記号

庁内整理番号 7323-5L FΙ

G 1 1 C 11/34

305

技術表示箇所